港科大（广州）微电子学域三项成果齐登集成电路顶会

近日，香港科技大学（广州）功能枢纽微电子学域迎来科研突破——程伯骏助理教授、黄智强助理教授、许泽锋助理教授三个团队的最新成果同时入选2025年国际规模集成电路技术与电路研讨会（Symposium on VLSI Technology and Circuits）。

VLSI：该会议始于1974年，是IEEE旗下集成电路领域最具影响力的顶级会议之一，每年吸引全球顶尖高校、科研机构与企业展示前沿技术，入选论文代表了集成电路设计与制造的国际最高水平。

程伯骏团队

生物启发的NeuC-CIM存内计算核，开启低功耗类脑计算新纪元

文章题目：

NeuC-CIM: A 1.3pJ/SOP Neuromorphic Charge-Domain Compute-In Memory Macro For Spiking Neural Network

作者信息：

第一作者为博士生付皓天与博士生郑宏钊，通讯作者为助理教授程伯骏。

面对脉冲神经网络（SNN）应用中直流功耗高、噪声误差大、数据冗余等挑战，程伯骏助理教授团队提出了NeuC-CIM。该计算核采用电荷域突触，通过电荷共享方式实现乘加运算；事件触发神经元则在模拟域中异步地产生脉冲输出。整个系统的突触与神经元计算过程均为事件驱动，无需持续直流电流偏置，从而大幅提升数据处理时的静态与动态能效。

成果亮点

NeuC-CIM通过CDPU突触实现了事件驱动的电荷域计算范式，通过ET Neuron实现了稀疏的脉冲编码，以及通过电容扩展与循环校准保证计算准确性，使得NeuC-CIM在保持较高鲁棒性的同时实现了较高的能效（1.3pJ/SOP）。

许泽锋团队

全新光电混合计算架构，破解阵列计算密度难题

文章题目：

A 2-Transistor-1-Modulator (2T1M) Electronic-Photonic Hybrid Memory Architecture for Deep Neural Network CIM and Very Large-Scale Transformers

作者信息：

Shi Zhao†, Zefeng Xu†, Jie Yang†, Yue Li, Evgeny Zamburg, Radhakrishnan Nagarajan, Aaron Voon-Yew Thean

内存计算（CIM）体系结构有望解决高性能计算中的数据迁移效率问题（也称为“存储墙”），特别是面对神经网络的应用。然而，随着计算阵列（比如忆阻器阵列）尺寸的不断增加，由于互连电阻的急剧增加，导致计算结果的误差积累不断增大，最终不可避免地限制了阵列的可扩展性，因而限制了CIM的计算单元密度。

为了解决以上问题，本工作通过结合高密度、低功耗的亚阈值铁电晶体管（FeFET）和近乎无相位损耗的铌酸锂马赫-曾德尔干涉仪（MZI），首次提出了一种全新的基于2T1M（2-Transistor-1-Modulator）计算单位的新型异质集成crossbar阵列，并验证了该光电混合计算架构在transformer上的应用。

黄智强团队

低抖动小数分频锁相环，刷新能效极限

文章题目：

A 6.4GHz Fractional-N PLL with 96.6fsrms Jitter and -257.4dB FoM

作者信息：

HUANG, Zhiqiang; Kong, Shuangfeng; Chen, Fengjun

黄智强助理教授团队研究成果，将小数分频锁相环在100fs以内抖动性能的情况下实现低于2mW的功耗，实现了能效(FoM)纪录接近翻倍。

此次三项目同登VLSI顶会，展现了港科大（广州）在类脑计算、光电集成、锁相环三大战略方向的协同突破。从低功耗存算一体架构到光电混合神经形态系统，再到射频核心器件，港科大（广州）正以“问题导向-技术突破-产业赋能”的创新链布局，推动集成电路技术从理论到应用的全链条升级。 

未来，港科大（广州）将持续聚焦人工智能、6G通信、智能传感等国家战略需求，深化跨学科交叉研究，为粤港澳大湾区打造“中国芯”创新集群贡献港科大（广州）“微”力量。